Gracias por enviar su consulta! Uno de los miembros de nuestro equipo se pondrá en contacto con usted en breve.
Gracias por enviar su reserva! Uno de los miembros de nuestro equipo se pondrá en contacto con usted en breve.
Temario del curso
Fundamentos de Arquitectura RISC-V y Visión General del Ecosistema
Mapa del ISA RISC-V y Adopción Industrial
- Filosofía de ISA abierto y el panorama de estandarización de RISC-V International
- Modelo mental de RISC-V: Arquitectura Load-Store, Registro de Registros (Register File), Ordenamiento de Bytes
- Comparación con ARM, x86 y POWER: Compensaciones para arquitecturas de computación heterogénea
- Evaluación de madurez del ecosistema: SiFive, T-Head, Western Digital y la creciente comunidad de silicio de código abierto
- Interfaces estandarizadas: ISA Privilegiado RISC-V, Capa de Abstracción de Software de Máquina (MSBL)
Modelos de Memoria y Cumplimiento ABI
- Especificación de Arquitectura No Privilegiada: mapa de CSRs, manejo de excepciones y jerarquías de memoria
- Juegos de instrucciones RV32I / RV64I y cumplimiento ABI para portabilidad binaria multi-plataforma
- Convenciones de ordenamiento de memoria e instrucciones de barrera para sistemas multiprocesador
Programación en Ensamblador RISC-V y Toolchain de Compiladores
Programación de Instrucciones de Bajo Nivel
- Instrucciones enteras base (I), Multiplicación/División (M), extensiones de operaciones atómicas (A)
- Estrategias de programación conscientes del bit para destinos RISC-V de 32 y 64 bits
- Convenciones de llamada y gestión de marcos de pila para sistemas de software embebido y en tiempo real
Competencia con la Toolchain del Compilador
- Toolchain del compilador basada en LLVM: Clang, LLVM, Binutils para compilación cruzada RISC-V
- Scripts de enlace, secciones y configuración de disposición de memoria para entornos bare-metal y RTOS
- Intrínsecos del compilador, niveles de optimización y ajuste de código impulsado por perfiles
- Flujos de trabajo de desarrollo de toolchain de código abierto: construcción, pruebas y empaquetado de toolchains GCC/Clang personalizadas
Desarrollo de Sistemas Embebidos y Sistemas Operativos en Tiempo Real
Programación Bare-Metal y RTOS
- Programación de sistemas Rust para RISC-V: abstracciones sin costo, gestión insegura de memoria y desarrollo bare-metal
- Ambientes No-Std: enlaces personalizados, desarrollo de controladores de dispositivo y E/M mapeado a memoria
- RTOS Zephyr y desarrollo de BSP de Buildroot para destinos RISC-V
- Interfaz de periféricos: GPIO, I2C, SPI, UART y programación de controladores DMA
Optimización de Energía y Rendimiento
- Apagado de relojes, gestión de dominios de potencia y optimización de modos de bajo consumo
- Análisis de rendimiento preciso por ciclos con simuladores de perfiles y contadores de rendimiento de hardware
- Ajuste de latencia de interrupciones en tiempo real para aplicaciones críticas de seguridad
Desarrollo del Kernel de Linux y Bootloader para RISC-V
Ecosistema de Firmware de Arranque y Bootloader
- OpenSBI (implementación de la especificación SBI): desarrollo de firmware de bootloader
- UEFI/EDK II en RISC-V: desarrollo de pila de arranque de firmware moderno
- Puerto de Coreboot y U-Boot para computadoras de placa única RISC-V
Integración del Kernel de Linux
- Contribuciones al kernel principal de RISC-V: superposiciones de árbol de dispositivos, topología de CPU y desarrollo de controladores de controlador de interrupciones (AIA)
- Desarrollo de BSP del proveedor y configuración del kernel para plataformas SoC personalizadas
- Soporte de sistema de archivos, pila de redes y soporte de contenedores (Docker, Kubernetes) en sistemas host RISC-V
Diseño de SoC RISC-V y Prototipado FPGA
Arquitectura y Integración de SoC Multi-núcleo
- Metodologías de diseño de Red sobre Chip (NoC) para procesadores multi-núcleo RISC-V
- Coherencia de caché Axi4/CHI y protocolos de comunicación entre procesadores
- Integración de IP de código abierto: OpenCores, Framework ChIPS y componentes RTL del proveedor
- Diseño de matriz de bus e integración del controlador de memoria (DDR, SRAM, eMMC, PCIe)
Prototipado de Procesadores Basado en FPGA
- Síntesis y implementación FPGA del núcleo RISC-V (ej. BOOM, VexRiscv, PULP)
- Metodología de verificación funcional basada en Aserciones SystemVerilog (SVA) y UVM
- Herramientas de verificación formal y pruebas basadas en propiedades para la validación del núcleo RISC-V
Extensiones Vectoriales RISC-V y Aceleración Específica de Dominio
Análisis Profundo de la Extensión RV (RISC-V Vector)
- Carga/almacenamiento vectorial, multiplicación-suma fusionada por vectores (VFMA) y aceleración de cálculo matricial
- Operaciones vectoriales de longitud variable (VL, VLEN) para ejecución SIMD optimizada por carga de trabajo
- Operaciones de máscara vectorial, control de segmentos y flexibilidad de tipos de datos para cargas de trabajo DSP y ML
Diseño de Aceleradores DSP Personalizados e Instrucciones Específicas de Dominio
- Diseño de aceleradores específicos de dominio mediante extensiones personalizadas e interfaces de operandos basadas en CBAR
- Modificaciones del frontend del compilador para generación de instrucciones personalizadas y emisión de código
- Estrategias de particionamiento hardware-software para la integración de aceleradores en SoCs de producción
Aceleración de IA y Machine Learning en el Borde con RISC-V
Diseño e Integración de NPU para Procesadores RISC-V
- Arquitectura de Unidad de Procesamiento Neural: matrices soplísticas, núcleos tensoriales y compresión de pesos para aceleración de IA en chip
- Técnicas de cuantización de modelos (INT8, INT4, FP8) para implementación en el borde sobre RISC-V
- Compatibilidad con frameworks: TensorFlow Lite Micro, ONNX Runtime y PyTorch Edge en destinos RISC-V
Computación Heterogénea para Cargas de Trabajo de IA
- Codiseño del CPU host RISC-V con acelerador AI NPU para pipelines de inferencia en tiempo real
- Optimización del subsistema de memoria: gestión de ancho de banda HBM/DDR para pesos y activaciones de modelos ML
- Presupuesto térmico y de potencia para sistemas de inferencia de IA en el borde
Seguridad Hardware y Computación Confidencial en RISC-V
Protección de Memoria Física y Ejecución de Confianza
- Protección de Memoria Física (PMP) y mecanismos de seguridad del caminante de tablas de páginas
- Arquitecturas de Enclave Seguro/TEE para RISC-V: integración OP-TEE, entornos de ejecución confiables clase SEV
- Seguridad de la cadena de arranque: raíz de confianza, arranque seguro y atestación de lanzamiento medido
Aceleración Criptográfica
- Extensiones criptográficas RISC-V (Zk, Zkr, K): aceleración de SHA, AES, RSA, RSA-PSS y ECC
- Integración de criptografía post-cuántica (PQC) para procesadores RISC-V de próxima generación
- Técnicas de mitigación de ataques por canales laterales: programación de tiempo constante, enmascaramiento y generadores de números aleatorios hardware
Arquitectura Personalizada Avanzada y Diseño de Extensiones ISA
Arquitectura Específica de Dominio y Extensiones de Instrucciones Personalizadas
- Metodología de diseño de extensiones ISA: codificación, tablas de codificación, análisis de impacto ABI y proceso de presentación de especificaciones a RISC-V International
- Diseño de archivo de registros personalizado con CBAR (Registros Base de Dirección Personalizada) para envío de operandos
- Pipelining de instrucciones, detección de hazard y modificaciones del pipeline para extensiones personalizadas
Verificación y Firmado de Modificaciones de Arquitectura Personalizada
- Diseño de bancadas de prueba para extensiones personalizadas: generación dirigida vs. aleatoria con restricciones de estímulos
- Frameworks de pruebas de regresión y verificación impulsada por cobertura para modificaciones arquitectónicas
- Pruebas de interoperabilidad: asegurar que las instrucciones personalizadas funcionen dentro de los límites ABI establecidos
Aplicaciones de Seguridad Crítica y Automoción RISC-V
Cumplimiento de Seguridad Funcional y Estándares de Automoción
- Cumplimiento de seguridad funcional ISO 26262 para procesadores automotrices RISC-V
- Clasificación ASIL-Q y desarrollo de manual de seguridad para IP de silicio RISC-V
- Manejo determinista de interrupciones, pares de núcleos lockstep y protección de memoria para sistemas RISC-V críticos de seguridad
Aplicaciones Industriales en Tiempo Real y Computación en el Borde
- Cumplimiento IEC 61508 SIL y programación determinista en plataformas multi-núcleo RISC-V
- Desarrollo de pasarelas Industrial IoT con RISC-V: conectividad, análisis en el borde y sistemas de actualización de firmware OTA
Proyecto Final: Desarrollo Completo de un Sistema RISC-V
Proyecto de Ciclo de Vida Completo
- Especificación de arquitectura: diseño de extensiones ISA y configuración del núcleo para un caso de uso definido
- Implementación RTL en SystemVerilog con bancadas de prueba UVM y cobertura de verificación formal
- Prototipado FPGA, desarrollo de firmware de arranque e integración de pila de controladores bare-metal
- BSP Linux y personalización de toolchain para el núcleo RISC-V personalizado
- Implementación de cargas de trabajo AI: integración NPU, cuantización de modelos y benchmarks de rendimiento
- Validación de seguridad: aplicación PMP, arranque seguro y benchmarks de aceleración criptográfica
- Documentación de arquitectura técnica, análisis de estrategia IP y presentación al equipo multifuncional
21 Horas
Testimonios (2)
Las explicaciones y la interactividad del instructor fueron excelentes; realmente llevó el tema muy bien. Aunque probablemente no tenía suficiente experiencia, ¡aprendí mucho de ello!
Pieter Bruynseels - Spot Buy Center BV
Curso - Design Patterns
Traducción Automática
Me gustó la plataforma que usamos. Fue realmente agradable y fácil de usar. Me gustó la sección de TypeScript, en particular la parte sobre espacios de nombres y módulos.
Robert - DB Global Technology
Curso - JavaScript - Advanced Programming
Traducción Automática
